D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.
Tabel Kebenaran :
JK Flip-Flop
A. JK Flip-Flop saat Preset=0 dan Clear=0.
Pada kondisi ini, PRESET dalam keadaan aktif. Sehingga apapun input yang diberikan pada J dan K tidak akan mempengaruhi nilai output dari JK ini. Dan keseluruhan nilai output =1.
B. JK Flip-Flop saat Preset=1 dan Clear=0
Pada saat ini, Kondisi CLEAR dlam kondisi aktif. Sehingga apapun Input yang diberikan maka outputnya tidak akan terpengaruh yaitu sama dengan 0.( Sama seperti proses pengosongan memory)
C. JK Flip-Flop saat Preset=0 dan Clear=1
Pada kondisi ini, PRESET dalam keadaan aktif. Sehingga apapun input yang diberikan pada J dan K tidak akan mempengaruhi nilai output dari JK ini. Dan keseluruhan nilai output =1.
D. JK Flip-Flop saat Preset=1 dan Clear=1
Pada saat kondisi ini, keadaa Preset dan Clear sama-sama aktif (Stabil/ Seimbang).Input yang diberikan akan mempengaruhi nilai output.
Master Slave
Penampilan Master slave J-K flip-flop adalah penampilan yang mempunyai titik kulminasi dari segi perancangan. J-K flip-flop dapat digunakan untuk segala macam perancangan, karena Master slave J-K flipflop adalah flip-flop yang paling versatile dari semua jenis flip-flop yang ada.
Tabel Kebenaran :
0 komentar:
Posting Komentar